性，因为对于大型设计，综合、适配要花费数小时，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间，一般情况下，可略去这一仿真步骤。
第四步：利用综合器对vhdl源代码进行综合优化处理，生成门级描述的网表文件，这是将高层次描述转化为硬件电路的关键步骤。综合优化是针对asic芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库支持下才能完成。综合后，可利用产生的网表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，较为粗略。一般设计，这一仿真步骤也可略去。
第五步：利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化和布局布线。
第六步：将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片fpga或cpld中。如果是大批量产品开发，通过更换相应的厂家综合库，可以很容易转由asic形式实现。
四、前景展望
21世纪将是eda技术的高速发展时期，eda 技术是现代电子设计技术的发展方向，并着眼于数字逻辑向模拟电路和数模混合电路的方向发展。eda将会超越电子设计的范畴进入其他领域随着集成电路技术的高速发展，数字系统正朝着更高集成度、超小型化、高性能、高可靠性和低功耗的系统级芯片(soc，system on chip)方向发展，借助于硬件描述语言的国际标准vhdl和强大的eda工具，可减少设计风险并缩短周期，随着vhdl语言使用范围的日益扩大，必将给硬件设计领域带来巨大的变革。
参考文献：
[1]谭会生，张昌凡.eda技术及应用[m].西安：西安电子科技大学出版社，2001.
[2]李经智.eda技术及其应用[j].齐齐哈尔大学学报，2006.
[3]杜军.虚拟现实技术在教学中的应用[j].山东师范大学学报(自然科学版)，2005，20(2)：121.
上一页 [1] [2]
用户登录 
新用户注册 
