摘 要： 介绍子带滤波器组的电路设计方案，子带滤波器组主要应用于数字音频压缩编码MPEG1-II的实现，讨论实现其算法的三种电路设计方案并对比各自的优劣性，最终确定并行流水线的方式，采用ModelSim平台实现子带滤波器组的电路设计。
　　关键词： 数字音频压缩编码；子带滤波器组；电路设计
　　中图分类号：TN912.3 文献标识码：A 文章编号：1671－7597（2011）1020068－02
　　
　　0 引言
　　本文在音频压缩编码算法中，设计了子带分析滤波器组这一部分。子带分析滤波器组是MPEG1-II音频压缩编码算法的重要部分，其作用是将输入的全带信号在频域中分解为多个子带信号，再根据各子带的特点分别进行变换处理、编码和传送，以去除冗余信息，提高信号处理的效率。因此，研究MPEG1-II音频压缩编码中子带滤波器组算法的设计是非常有必要的。如图1所示是MPEG1-II音频压缩编码系统框图。
　　图1 MPEG1-II编码系统框图
　　1 算法介绍
　　子带分析滤波器组的算法过程如下：
　　1）输入32个PCM音频值，建立一个有512个元素的输入样本矢量X，将此32个最新样值移位到位置0到31上，最新的一个放在位置X（0），并把32个最老的元素移出。
　　2）用矢量C给矢量X加窗，既是将数组X乘以系数组C，得 。C已由MPEG标准给出，是由低通滤波系数变换而来的。
　　2 电路设计
　　2.1 串行方式实现原理
　　子带滤波器组设计需要进行大量的乘累加运算，因此设计滤波器的过程是有关乘法、加法及累加运算的过程。对于乘累加的运算过程，可以采用一个状态机实现，这里以6个状态为例来说明此实现过程，状态的转换为：000→001→010→011→100→101→000。每个状态使用两个寄存器，一个存放乘累加运算过程中的一个待运算数据。另一个存放由输入数据得到的中间值。一个周期运算结束后，将重新输入一组新的数据，再根据状态机的操作过程进行运算。
　　实现的结构如图2，这种结构的滤波器所用资源比较少，只用一些寄存器，一个乘累加器就可以完成整个滤波运算

[1] [2] [3] [4] 下一页