基于FPGA的音频录放

利用Altera公司的DE2-70多媒体开发板和“AUDIO_IF”“SEGS_IF”两个ip模块，通过“MIC IN”“LINE IN”插接口，记录麦克风或者音乐播放器通过线控输入的音频信号，从“LINE OUT”插接口利用耳机收听先前论文联盟wWw.LWlm.com记录的信号。
　　一、利用Quartus II初建工程时，“Device family”栏里的“family”选择“Cyclone II”；“Available devices”栏里选择“EP2C70F896C6”器件，其它为缺省设置。
　　二、利用“SOPC Builder”工具初建硬件系统时，“Target HDL”项一般选择“Verilog”。
　　三、配置硬件。
　　1.定义时钟（clock）：“SOPC Builder”工具页面的“Device Family”是“Cyclone II”， DE2‐70多媒体开发板默认显示的是50MHz，为了程序正常运行，需要把“clk_0”改为“clk_50”。
　　2.添加片上存储器（On-Chip Memory）：“Total Memory Size”设置为80960Bytes，其他为缺省设置。
　　3.添加Nios II/s处理器（Nios Ⅱ Processor）：选择“Nios II/f”，“Reset Vector”和“Exception Vector”都选“On-Chip Memory”，其他缺省设置。
　　4.添加调试接口（JTAG‐UART）：使用缺省设置。
　　5.添加两

[1] [2] [3] [4] [5] 下一页